21. Конвейерная архитектура процессора: принцип организации, модель производительности, классификация конвейеров.

Конвейерная архитектура: зачем?

Проблемы, связанные с выполнением инструкции за один такт:

  1. Продолжительность такта равна продолжительности самой медленной инструкции.
  2. Слабое использование процессорных ресурсов: во время выполнения инструкции другие компоненты процессора, не связанные с данной инструкцией, простаивают.
  3. Некоторые инструкции нельзя выполнить за один такт. Например, инструкции с операндом из памяти.

Конвейерная архитектура процессора

Классификация конвейеризированных процессоров

Структура

Составление расписания операций

Статическое:

  1. Одинаковая последовательность стадий для любых команд.
  2. Все стадии выполняются по порядку.
  3. Если одна инструкция останавливается (stall), последующие
    инструкции также задерживаются.

Динамическое – ослабленный вариант статического. Виды:

  1. Начинаются и заканчиваются в правильном порядке.
  2. Начинаются по порядку.
  3. Нет ограничений за исключением зависимостей.
  4. Начинаются по порядку, обращения к памяти по порядку.